Em um computador RISC, o pipeline mudou a ordem de acessos de leitura/gravação dos operandos, alterando o que seria a ordem natural das execuções do operando de forma sequencial, como quando não se tem o pipeline.

Para minimizar o perigo efetuado por esse erro, a técnica de hardware utilizada é a de