Na arquitetura RISC (reduced instruction set computing), os processadores têm um número elevado de registradores e executam instruções simples e pouco numerosas, usando modos de endereçamento simples. A maioria das operações é do tipo registrador-para-registrador, sendo o acesso à memória realizado somente por instruções do tipo load e store.