Seja A uma máquina hipotética com tempo de ciclo de 5 ns e sem paralelismo no nível de instrução. Assumindo-se que cada estágio demora um ciclo de relógio, qual opção indica uma latência e um número de estágios no pipeline de uma máquina hipotética B suficientes para que B tenha uma largura de banda de processador superior ao da máquina A?