Com relação à linguagem VHDL, julgue o próximo item.

O trecho abaixo (omitindo-se a declaração da entidade) apresenta uma descrição correta da arquitetura de um multiplexador, que coloca em sua saída sai o sinal input ou o sinal others com o valor 'Z', dependendo do valor do sinal de seleção sel.
architecture arch of a is
begin
sai <= input when (sel = '0')else (others => 'Z');
end arch;