Ao se desenvolverem circuitos sujeitos a diversos domínios de sinais de clock (multiple clock designs) para FPGAs, o projetista que utiliza linguagens de descrição de hardware precisa tomar alguns cuidados em relação ao problema da metaestabilidade. Assinale a alternativa que apresenta a resposta CORRETA em relação a possíveis soluções para o problema da metaestabilidade em FPGAs, resultante da transferência de dados entre circuitos alimentados por diferentes domínios de clock.