No circuito abaixo, todos os flip-flops estão, inicialmente, com suas saídas em nível lógico baixo, e a entrada CLK está ligada a um sinal digital periódico. Com relação a este circuito, todas as alternativas estão corretas, EXCETO: