Magna Concursos
1482751 Ano: 2004
Disciplina: Engenharia Eletrônica
Banca: NCE-UFRJ
Orgão: INFRAERO

No circuito abaixo três Flip-Flops J-K Master –Slave, com as entradas J=K= "1" lógico e com mudança de estado por transição negativa, são ligados em cascata. Nas entradas de relógio é ligado um gerador de pulsos (G). O "Clear" é disparado por transição positiva.

enunciado 1482751-1

Antes da aplicação dos pulsos todas as saídas "Q" dos Flip-Flops estavam em "0" lógico. Até que todas as saídas "Q" dos Flip-Flops retornem a "0" lógico, o gerador gerará

 

Provas

Questão presente nas seguintes provas

Engenheiro de Telecomunicações

40 Questões