No MUX apresentado na seguinte Figura, CMi (i=0, 1 e 2) representam bits de controle; IMi (i=0,…, 7) sinais de entrada; e OM0 o sinal de saída. Se CM2=1; CM1=0 e CM0=1, o sinal de saída será:

No MUX apresentado na seguinte Figura, CMi (i=0, 1 e 2) representam bits de controle; IMi (i=0,…, 7) sinais de entrada; e OM0 o sinal de saída. Se CM2=1; CM1=0 e CM0=1, o sinal de saída será:
