Questão 1403467

1403467 Ano: 2012
Disciplina: Engenharia Eletrônica
Banca: FUNRIO
Orgão: CEITEC

Provas:

Especialista em Tecnologia Eletrônica Avançada - PRANBA
Provas ×

Tópicos relacionados à software's

Na operação do software Virtuoso Layout Editor, o procedimento para fazer com que o software calcule as capacitâncias parasíticas em todas as camadas de layout é:

No menu, selecionar “Verifiy”, depois “Extract”, a seguir, na guia “Extractor” que se abrirá, clicar no botão “Set Switches”, selecionar a opção “Extract_parasitic_caps” e clicar em “OK”.

No menu, selecionar “Tools”, depois “Extract”, a seguir, na guia “Extractor” que se abrirá, clicar no botão “Set Switches”, selecionar a opção “Extract_parasitic_caps” e clicar em “OK”.

No menu, selecionar “Verifiy”, depois “Extract”, a seguir, na guia “Extractor” que se abrirá, marcar a opção “Extract_parasitic_caps” e clicar em “OK”.

No menu, selecionar “Tools”, depois “Extract”, a seguir, na guia “Extractor” que se abrirá, marcar a opção “Extract_parasitic_caps” e clicar em “OK”.

No menu, selecionar “Design”, depois “Extract”, a seguir, na guia “Extractor” que se abrirá, marcar a opção “Extract_parasitic_caps” e clicar em “OK”.

Provas

Questão presente nas seguintes provas

Especialista em Tecnologia Eletrônica Avançada - PRANBA

50 Questões

Provas

Especialista em Tecnologia Eletrônica Avançada - PRANBA

Acesse sua Conta

Crie uma Conta