Em uma arquitetura de processador que utiliza a técnica de pipeline de 5 estágios, na qual cada estágio é executado em um ciclo de clock, quantos ciclos seriam necessários para executar completamente 5 instruções?