Questão 1410725

1410725 Ano: 2012
Disciplina: Engenharia Eletrônica
Banca: FUNRIO
Orgão: CEITEC

Provas:

Especialista em Tecnologia Eletrônica Avançada - PRTEVA
Provas ×

Tópicos avançados em microeletrônica

No projeto de um sistema em chip (SoC), é empregado um grande número de núcleos e blocos de propriedade intelectual.

Uma estratégia para lidar com a testabilidade deste tipo de sistema é:

Reprojetar os núcleos para unificar as interfaces de teste.

Utilizar o conceito de ‘wrapper’ para unificar a interface de teste externa aos núcleos de forma a criar um test access mechanism (TAM) a cada bloco hierárquico a ser testado.

Colocar pontos de teste para possibilitar o acesso aos núcleos utilizados.

Trazer para um conjunto de pinos externos a interface de teste de cada núcleo.

Não existe estratégia para testar este tipo de sistema.

Provas

Questão presente nas seguintes provas

Especialista em Tecnologia Eletrônica Avançada - PRTEVA

50 Questões

Provas

Especialista em Tecnologia Eletrônica Avançada - PRTEVA

Acesse sua Conta

Crie uma Conta