Com relação à linguagem VHDL, julgue o próximo item.

Em VHDL, o tipo de dados std_logic pode assumir 9 valores lógicos diferentes, sendo que 4 dos mais utilizados são:

'X' – don't care
'1' – '1' forte
'0' – '0' forte
'Z' – alta impedância