Magna Concursos
2482831 Ano: 2014
Disciplina: Engenharia Eletrônica
Banca: UFSC
Orgão: UFSC
Provas:
A figura a seguir apresenta o diagrama esquemático de um circuito sequencial.
Enunciado 2782906-1
O diagrama esquemático representa um circuito contador de quatro bits. Considerando que o circuito possui um sinal de relógio na entrada clock, que as entradas set e clr dos flip-flops estão desativadas, ou seja, o circuito está habilitado para realizar uma contagem, e que o valor inicial em !$ Q_3Q_2Q_1Q_0 !$ é 1 (em decimal), assinale a alternativa que apresenta a sequência CORRETA de valores, em decimal, fornecida nas saídas !$ Q_3Q_2Q_1Q_0 !$ do circuito para os primeiros dez pulsos do sinal de relógio na entrada clock.
 

Provas

Questão presente nas seguintes provas

Técnico em Eletrônica

40 Questões