Durante o desenvolvimento de um circuito integrado existem diversas etapas que são executadas, que potencialmente podem introduzir inconsistências lógicas. Neste contexto, a checagem de equivalência lógica:

1 - Emprega um processo de simulação exaustiva para detectar os possíveis erros lógicos e os compara com o sistema
descrito em HDL.

2 - Só pode ser utilizada na etapa de síntese lógica.

3 - Só é empregada em sistemas lógicos regulares como data path.

4 - Pode ser empregada da etapa de síntese lógica até a verificação física (leiaute extraído).

Estão corretas as afirmativas: