O circuito mostrado na figura abaixo mostra as conexõesde três flip-flips tipo J-K em uma aplicação conhecida como divisor de freqüência. Cada um dos flip-flops tem as entradas J e K em nível ALTO(1). Em um deles é conectado um sinal de clock cuja freqüência é “f”. O sinal na saída “Q” do flip-flop “a” será um sinal cuja freqüência, com relação ao sinal de clock de entrada, será na ordem de?