Verilog, padronizado como Instituto de Engenheiros Elétricos Eletrônicos (IEEE) 1364, é uma linguagem de descrição de hardware (HDL) usada para modelar sistemas eletrônicos. É mais comumente usado no projeto e na verificação de circuitos digitais no nível de abstração de transferência de registradores. Também é usado na verificação de circuitos analógicos e de circuitos de sinais mistos, bem como no projeto de circuitos genéticos.

Assinale a alternativa que indica o operador em Verilog conhecido como atribuição “sem bloqueio” (non-blocking).