A cache L3, também denominada cache primária, tem velocidade de acesso igual a do processador.

Quando o processador deseja realizar a leitura de uma palavra da memória, primeiro verifica se o bloco que a contém está na memória principal R/W e, em seguida, na memória cache L1.

No mapeamento direto, cada bloco da memória principal R/W é mapeado em uma única linha da cache.

A memória cache de nível mais baixo (L1) possui menor velocidade (e menor custo) em relação à cache L2.

Toda vez que um novo bloco é trazido para a cache, se não existe espaço, ou seja, existe um conflito, um outro bloco deve sair da cache. A partir do algoritmo de substituição FIFO (First In, First Out – Primeiro a entrar, Primeiro a sair), o bloco a ser substituído é aquele que há mais tempo não é referenciado.