A memória nos computadores que usam processadores com arquitetura RISC, ou CISC, tipicamente é organizada de modo hierárquico. Há computadores com duas caches nível 1 (L1), uma para dados e outra para instruções. As caches L1 são externas ao processador e, para acessá-la, um processador tipicamente usa o mesmo barramento que usa para acessar a memória principal presente no sistema.