A ocorrência do fenômeno denominado latchup, em circuitos fabricados a partir da tecnologia CMOS, está relacionada à existência, nesses circuitos, de estruturas n-p-n-p parasitas. Para minimizar a ocorrência desse fenômeno, as resistências de poço e de substrato devem ser minimizadas.