1017814
Ano: 2017
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: UFPR
Orgão: Itaipu
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: UFPR
Orgão: Itaipu
Provas:
Considere um esquema de mapeamento de endereços para memória cache conjunto associativa de duas vias, com
endereço de memória principal de 32 bits fornecido pelo processador, sendo a memória organizada em blocos de oito
palavras, cada palavra com quatro bytes. A memória cache possui 8Ki palavras. Qual endereço de bloco na memória cache
é acessado (linha da cache) se o endereço fornecido pelo processador for 80004078 Hexadecimal?
