Magna Concursos
1267318 Ano: 2017
Disciplina: Engenharia Eletrônica
Banca: FUNDEP
Orgão: UFVJM
Provas:
Analise o circuito, admitindo o uso de portas TTL e as saídas ABCD inicialmente zeradas. Enunciado 1267318-1
Após 5 pulsos de relógio, o estado das saídas ABCD é igual a:
 
Comentários
×
Cadernos
×
Flashcards
×
Estatísticas
×
Reportar um erro
×

Provas

Questão presente nas seguintes provas

Técnico - Eletroeletrônica

40 Questões