Magna Concursos
414655 Ano: 2016
Disciplina: Engenharia Eletrônica
Banca: FGV
Orgão: COMPESA

Um sinal de relógio de 100 MHz cadencia um circuito digital síncrono.

O maior atraso permitido para um circuito combinacional a esse sincronismo é de

 

Provas

Questão presente nas seguintes provas

Técnico de Saneamento - Eletrônica

50 Questões