A técnica implantada em um computador com arquitetura RISC (Reduced Instruction Set Computing) que permite que o hardware processe mais de uma instrução de cada vez e que não espere o término de uma instrução para executar outra é denominada