Considere que, em um flip-flop tipo JK gatilhado por borda de descida, a saída Q atual tenha o valor lógico 1 e as entradas J e K tenham ambas o valor lógico 1. Nesse caso, após a ocorrência de uma borda de descida no clock, a saída Q permanecerá no valor lógico 1.