Um Flip-Flop possui uma entrada de dados, uma entrada de clock com transição positiva e uma saída de dados. Admitindo que o estado da saída esteja em baixo (“0”), quando a entrada de clock apresentar uma transição de baixo para alto (“1”) e a entrada de dado estiver em nível alto, qual será o estado do nível da saída do Flip-Flop?