1424094
Ano: 2015
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: UFMT
Orgão: IF-MT
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: UFMT
Orgão: IF-MT
Considere um determinado hardware com memória principal DRAM sem cache e com as seguintes características:
- Tempo de Ciclo de Leitura (TCL) = 15ns
- Tempo de Decodificação (TD) = 5ns
- Tempo de Buffer de Dados (TB) = 3ns
Qual deve ser o limite máximo de Tempo de Acesso à Memória (TA) para esse sistema?
