Magna Concursos
4033866 Ano: 2026
Disciplina: Engenharia de Telecomunicações
Banca: VUNESP
Orgão: Câm. Mogi Cruzes-SP
Um contador binário síncrono crescente de 4 bits (Q3 Q2 Q1 Q0 ) recebe pulsos de clock de 1 kHz, e é ligado a um conversor D/A ideal de 4 bits cuja saída analógica varia linearmente de 0 (para 0000) a 8 V (para 1111). O contador é iniciado em 0000 no instante t = 0.
Assinale a alternativa que apresenta o valor na saída do conversor D/A no instante t = 6 ms.
 

Provas

Questão presente nas seguintes provas

Engenheiro de Telecomunicações

50 Questões