Considere o circuito e a sua situação inicial apresentada na tabela abaixo.

No circuito e situação inicial acima, ES e CLR são mantidos constantes no nível lógico "1" e S em nível lógico "0". Sendo assim, determine a nova situação de saída, Q3 Q2 Q1 Q0, no caso do pulso de clock (CK) aplicado ao circuito possuir duas transições (bordas de descida) negativas, e assinale a opção correta.