Todos os dispositivos GAL (Lógica de Arranjo Genérico) apresentam matriz de termos de saída, portas XOR, cristal ressonante programável e microcélulas de lógica de entrada em sua arquitetura interna.

Os PLDs (Dispositivos Lógico Programáveis) são dispositivos programáveis que utilizam exclusivamente flip-flops do tipo D para implementar o registrador na macrocélula.

A Macrocélula da Lógica de Saída (OLMC) não pode ser programada para complementar o bit resultante.

A arquitetura interna de todos os dispositivos PAL (Lógica de Arranjo Programável) utiliza ULA com ADC de 16 bits e filosofia CISC em dois barramentos, sendo um de dados e outro de instruções, conforme tecnologia Harvard.

A PAL (Lógica de Arranjo Programável) apresenta estrutura AND e OR, porém as entradas das portas AND são programáveis.