O código Verilog, a seguir, implementa um circuito digital utilizando uma modelagem
module d_type_FF(q, clock, data);
output q;
reg q;
input clock, data;
always
@(negedge clock) q = #10 data;
endmodule
output q;
reg q;
input clock, data;
always
@(negedge clock) q = #10 data;
endmodule
Provas
Questão presente nas seguintes provas
