A saída digital de endereçamento lógico 00.1 estará inativa sempre que pelo menos uma das entradas digitais de endereçamentos lógicos 00.5 e 00.6 apresentarem nível lógico 0 e a saída digital de endereçamento lógico 00.0 apresentar nível lógico 1.

A saída digital de endereçamento lógico 00.1 estará inativa sempre que as entradas digitais de endereçamentos lógicos 00.5 e 00.6 apresentarem nível lógico 0 e a saída digital de endereçamento lógico 00.0 apresentar nível lógico 1.

A saída digital de endereçamento lógico 00.1 será ativada sempre que pelo menos uma das entradas digitais de endereçamentos lógicos 00.1 e 00.2 apresentarem nível lógico 1 e ambas as saídas digitais de endereçamentos lógicos 00.3 e 00.4 apresentarem nível lógico 0.

A saída digital de endereçamento lógico 00.1 será ativada sempre que pelo menos uma das entradas digitais de endereçamentos lógicos 00.5 e 00.6 apresentarem nível lógico 1 e a saída digital de endereçamento lógico 00.0 apresentar nível lógico 0.

A saída digital de endereçamento lógico 00.1 será ativada sempre que ambas as entradas digitais de endereçamentos lógicos 00.1 e 00.2 apresentarem nível lógico 1 e ambas as saídas digitais de endereçamentos lógicos 00.3 e 00.4 apresentarem nível lógico 0.