Magna Concursos
Questões
Planos
Entrar
Entrar
Criar Conta
Respondida
356154
Ano:
2014
Disciplina:
Eletroeletrônica
Banca:
IF-SC
Orgão:
IF-SC
Provas:
Técnico de Laboratório - Eletroeletrônica
Provas
×
Eletrônica
Eletrônica Digital em Eletroeletrônica
Considere o flip-flop e o diagrama de tempos apresentado abaixo:
De acordo com o funcionamento do flip-flop em questão, todas as alternativas estão corretas,
EXCETO
uma, assinale-a.
A
A entrada Clear força a saída Q para nível baixo.
B
O flip-flop tipo D armazena o estado da entrada D na saída Q até que o sinal de clock seja acionado.
C
A entrada Preset força a saída Q para nível alto
D
A saída Q será invertida da saída atual sempre que o sinal de clock for acionado.
E
A saída Q em t12 estará em nível alto
Resolver
Comentários
0
×
Cadernos
×
Flashcards
×
Estatísticas
×
Reportar um erro
×
Provas
Questão presente nas seguintes provas
Técnico de Laboratório - Eletroeletrônica
38 Questões
Resolver Prova
Publicar
Responder
Qual o problema da questão?
Selecione uma opção
Questão Desatualizada
Questão Repetida
Gabarito Errado
Outros Motivos
Mensagem
Enviar
Acessar
Criar Conta
Acesse sua Conta
Google
Facebook
Esqueci minha senha
Acessar
Ainda não tem conta?
Crie uma
!
Crie uma Conta
Criar Conta
Olá, para continuar, precisamos criar uma conta!
É
rápido
e
grátis
.
Google
Facebook
Concordo com os
Termos de Uso
Criar
Já tem uma conta?
Acesse aqui
