Nas arquiteturas CISC, as instruções levam geralmente mais de um ciclo de clock e o tamanho das instruções não é o mesmo, o que facilita a implementação do pipelining nessas arquiteturas.