Magna Concursos
Questões
Planos
Entrar
Entrar
Criar Conta
Respondida
2506161
Ano:
2015
Disciplina:
Engenharia Eletrônica
Banca:
DIRENS Aeronáutica
Orgão:
EEAr
Provas:
EAGS - Eletrônica
Provas
×
Latches e flip-Flop´s
O circuito abaixo é ideal e acionado por borda. No instante t0, a saída Q do
Flip Flop
JK é igual a 1.
Dados: J e K estão com nível lógico 1 (NL=1).
Assinale a alternativa correta.
A
No instante t3, a saída Q do
Flip Flop
D é zero.
B
No instante t5, a saída Q do
Flip Flop
JK é zero.
C
No instante t5, a saída Q do
Flip Flop
D é zero.
D
No instante t7, a saída Q do
Flip Flop
JK é zero.
Questão Anulada
Resolver
Comentários
0
×
Cadernos
×
Flashcards
×
Estatísticas
×
Reportar um erro
×
Provas
Questão presente nas seguintes provas
EAGS - Eletrônica
100 Questões
Resolver Prova
Publicar
Responder
Qual o problema da questão?
Selecione uma opção
Questão Desatualizada
Questão Repetida
Gabarito Errado
Outros Motivos
Mensagem
Enviar
Acessar
Criar Conta
Acesse sua Conta
Google
Facebook
Esqueci minha senha
Acessar
Ainda não tem conta?
Crie uma
!
Crie uma Conta
Criar Conta
Olá, para continuar, precisamos criar uma conta!
É
rápido
e
grátis
.
Google
Facebook
Concordo com os
Termos de Uso
Criar
Já tem uma conta?
Acesse aqui
