Dado o seguinte código em System Verilog:
bit [3:0] v;
event m,n;
event m,n;
initial v = 0;
initial begin
#0 v = 1;
-> m; @n;
#10 v = 2;
end
#0 v = 1;
-> m; @n;
#10 v = 2;
end
initial begin
#0 v = 3;
-> n; @m;
#10 v = 4;
end
#0 v = 3;
-> n; @m;
#10 v = 4;
end
initial #1000 $display("v = %d",v);
Qual o valor de “v” impresso pelo programa?
Provas
Questão presente nas seguintes provas
