Um determinado computador possui uma arquitetura na qual o contador de instruções (Cl) possui 16 bits; o registrador de instruções (RI) possui 40 bits e as instruções possuem o modelo

no qual, CO é o código de operação, OP1 é o operando 1 e OP2 é o operando 2, sendo que OP1 e OP2 possuem, cada um, 16 bits. Nessa arquitetura, o CO tem o tamanho (em bits) igual a: