A imagem acima apresenta um circuito sequencial síncrono em que as entradas J₂ e K₂ do segundo flip-flop estão sempre em nível lógico 1, e as entradas J₁ e K₁ do primeiro flip-flop estão ambas conectadas à saída Q₂ do segundo flip-flop. Caso o estado inicial das saídas Q₁ e Q₂ seja Q₁Q₂=00, a sequência correta, Q₁Q₂, a ser gerada pelo circuito será