Magna Concursos
1399186 Ano: 2012
Disciplina: Engenharia Eletrônica
Banca: FUNRIO
Orgão: CEITEC
Provas:
O seguinte extrato de código feito em Verilog AMS é equivalente a:
“ If (
V(in) >
2.5)
V(out) <+ 0.0 ;
else
V(out) <+ 5.0 ;
“
 
Comentários
×
Cadernos
×
Flashcards
×
Estatísticas
×
Reportar um erro
×

Provas

Questão presente nas seguintes provas

Especialista em Tecnologia Eletrônica Avançada - PROJRF

50 Questões