Analise o circuito a seguir.

Considere que todas as entradas J e K dos Flip-Flops estão em nível lógico alto. Em relação ao circuito acima, qual será a frequência na saída do último Flip-Flop (Q3), quando a frequência do clock de entrada for de 1MHz?