Magna Concursos
3743649 Ano: 2025
Disciplina: TI - Redes de Computadores
Banca: DIRENS Aeronáutica
Orgão: EEAr
Provas:

Com relação à detecção e correção de erros na transmissão de dados, marque V para verdadeiro ou F para falso. Em seguida, assinale a alternativa com a sequência correta.

( ) O sistema de paridade adiciona um bit a mais ao grupo de dados.

( ) Soma de verificação (checksum) é o resultado da soma de todos os dados enviados desde a última verificação, descartando-se o “excesso” que não “cabe” no tamanho da variável usada.

( ) No código de correção de erros - ECC (Error Correction Code), são adicionados bits ao dado original para a identificação e possível correção de erros. Os bits de verificação não são intercalados aos bits de dados, são colocados ao final.

( ) Verificação cíclica de redundância, mais conhecida como CRC (Cyclical Redundancy Check) funciona de maneira similar à soma de verificação, porém, em vez de ser feita uma soma, é feita uma multiplicação por um polinômio aos dados sendo transmitidos ou armazenados.

 

Provas

Questão presente nas seguintes provas

EAGS - Informática

100 Questões