Um circuito sequencial síncrono é projetado utilizando Flip-Flops
tipo J-K.
Se as entradas J e K forem ambas mantidas em nível lógico ‘1’ (High), na próxima borda de clock, a saída Q
Se as entradas J e K forem ambas mantidas em nível lógico ‘1’ (High), na próxima borda de clock, a saída Q
