Questão 3854633

3854633 Ano: 2025
Disciplina: Engenharia Eletrônica
Banca: FUNCERN
Orgão: IF-PE

Provas:

Professor PEBTT - Sistemas Digitais e Segurança de Dados
Provas ×

Eletrônica Digital na Engenharia Eletrônica
Flip-flops

Considerando o comportamento das saídas em função das entradas durante um pulso de clock dos flip-flops SR, JK e D, é correto afirmar que

o flip-flop SR altera a saída apenas quando S=1, JK mantém o estado mesmo se J=K=1, e D alterna a saída independentemente da entrada.

o flip-flop SR pode apresentar uma saída ambígua quando S=1 e R=1; JK evita essa ambiguidade alternando o estado; D copia o valor presente na entrada D para a saída.

o flip-flop JK apresenta saída indeterminada quando J=K=1, SR é estável para todas as combinações e o flip-flop D alterna seu estado a cada pulso de clock.

o flip-flop D pode inverter seu estado quando recebe sinais específicos, enquanto SR e JK só mudam com S=1 ou J=1, respectivamente.

o flip-flop JK é o único que possui capacidade de memória, enquanto SR e D não conseguem armazenar valores entre pulsos de clock.

Provas

Questão presente nas seguintes provas

Professor PEBTT - Sistemas Digitais e Segurança de Dados

50 Questões

Provas

Professor PEBTT - Sistemas Digitais e Segurança de Dados

Acesse sua Conta

Crie uma Conta