Considerando a família de circuitos lógicos TTL, série 74, a alternativa que apresenta a tensão máxima de entrada para o nível lógico baixo (VIL(máx)) é:
Considerando a família de circuitos lógicos TTL, série 74, a alternativa que apresenta a tensão máxima de entrada para o nível lógico baixo (VIL(máx)) é:
