Observe o circuito a seguir,
Com as entradas J e K no nível lógico 1, o que acontecerá com as saídas Q e \( \bar{Q} \) do dispositivo acima, quando ocorrer o pulso de clock?
Observe o circuito a seguir,
Com as entradas J e K no nível lógico 1, o que acontecerá com as saídas Q e \( \bar{Q} \) do dispositivo acima, quando ocorrer o pulso de clock?
