Magna Concursos
3248792 Ano: 2015
Disciplina: Engenharia Eletrônica
Banca: UFMA
Orgão: IF-MA

Um gerador de clock oscila na frequência de 384kHz e um divisor de frequência foi ligado a esse gerador para produzir uma frequência de 3kHz. O divisor de frequência foi projetado com flip-flops JK mestre-escravo, interligados na configuração de contador de pulsos. Quantos flip-flops foram necessários para o projeto desse divisor de frequência?

 

Provas

Questão presente nas seguintes provas

Professor PEBTT - Engenharia Eletrônica

60 Questões