Magna Concursos
2291760 Ano: 2015
Disciplina: Engenharia Eletrônica
Banca: VUNESP
Orgão: Pref. São José dos Campos-SP
Provas:
A tabela a seguir mostra as tensões máximas de entrada e saída para o nível baixo (VIL e VOL, respectivamente) e as tensões mínimas de entrada e de saída para o nível alto (VIH e VOH, respectivamente) para as famílias TTL e CMOS.
Família Lógica VIL (V) VOL (V) VIH (V) VOH (V)
TTL 0,8 0,4 2,0 2,4
CMOS 1,35 0,33 3,15 3,84
A partir desses dados, assinale a alternativa correta.
 

Provas

Questão presente nas seguintes provas

Técnico em Elétrica

50 Questões