A seguir apresenta-se um código em VHDL. Esta linguagem é muito utilizada para descrever hardwares, e também para configurar dispositivos eletrônicos baseados em FPGA.
|
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY BLOG IS PORT ( Op : IN STD_LOGIC_VECTOR (2 DOWNTO 0); A,B : IN STD_LOGIC_VECTOR (7 DOWNTO 0); R : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)); END BLOG; ARCHITECTURE COMP OF BLOG IS BEGIN P1 : PROCESS (Op,A,B) BEGIN CASE Op IS WHEN "001" => R <= A + B; WHEN "010" => R <= A - B; WHEN "011" => R <= A OR B; WHEN "100" => R <= A AND B; WHEN "101" => R <= A XOR B; WHEN "110" => R <= NOT(A); WHEN "111" => R <= "00000000"; WHEN OTHERS => R <= "11111111"; END CASE; END PROCESS P1; END COMP; |
A respeito do código em VHDL apresentado, é CORRETO afirmar que: