Magna Concursos
3106837 Ano: 2010
Disciplina: Engenharia Eletrônica
Banca: IFS
Orgão: IFS

O circuito lógico aritmético apresentado na figura 2 com entradas A e B e saídas S e E, é um:

Enunciado 3432949-1

 

Provas

Questão presente nas seguintes provas

Professor PEBTT - Eletrônica

40 Questões