Magna Concursos
3108480 Ano: 2015
Disciplina: Engenharia Eletrônica
Banca: IF-SC
Orgão: IF-SC

Em uma dada arquitetura de microprocessadores, estima-se que um filtro IIR, implementado em ponto fixo, 16 bits, leva o seguinte número de ciclos de relógio para ser executado:

nclk=150+50B,

onde B representa o número de biquadradas do filtro.

Em uma determinada aplicação, deseja-se implementar uma estrutura IIR de ordem 10. Considerando que o processador opera com frequência de relógio de 20 MHz, determine qual a frequência máxima de amostragem do sinal a ser processado, considerando que o sinal já está no formato ponto fixo correto.

Assinale a alternativa CORRETA.

 

Provas

Questão presente nas seguintes provas

Professor PEBTT - Processamento de Sinais

40 Questões