A respeito das saídas X, Y e Z do circuito lógico representado na figura acima, é correto afirmar que, se o estado presente dos flipflops for
X = 1, Y = 1 e Z = 0, após um ciclo completo do sinal de clock, o estado será X = 0, Y = 0 e Z = 1.
A respeito das saídas X, Y e Z do circuito lógico representado na figura acima, é correto afirmar que, se o estado presente dos flipflops for
X = 1, Y = 1 e Z = 0, após um ciclo completo do sinal de clock, o estado será X = 0, Y = 0 e Z = 1.
